XC3S400A-4FT256I

معرفی:FPGA ‎ها نسل جدید مدارهای مجتمع دیجیتال قابل برنامه‎ریزی هستند. سرعت اجرای توابع منطقی در FPGA ها بسیار بالا و در حد نانو ثانیه استFPGA. ‎ها یک معماری پیچیده مبتنی بر بلوک‎های عملیاتی و یک ساختار اتصالی مبتنی بر کانال‎های انعطاف‎پذیر دارند و برای کاربردهایی با تراکم متوسط و بالا مناسبند. عملکرد آنها با برنامه‎نویسی کاربر نهایی تعیین می‎شود FPGA.‎ها به طراحان امکان می‎دهد که طرح مدار دیجیتال خود را در عرض چند دقیقه در سطح سیلیکون پیاده کنند.
اگر بخواهیم‎FPGA ها را به طور ساده تشریح کنیم، عبارت است از یک تراشه که از تعداد بالایی بلوک منطقی برنامه‎پذیر CLB برای پیاده‏سازی منطق ترکیبی و ترتیبی، یک سری اتصالات داخلی ثابت اما برنامه‎پذیر که مسیر‎یابی سیگنال را انجام می‎دهند و پایه‎های ورودی/خروجی (IOB) تشکیل شده است که به صورت آرایه‏ای در کنار یکدیگر قرار دارند.
کارایی و تراکم FPGA‎ها با پیشرفت در فناوری بهبود یافته است. قطعات امروزی دارای بلوک حافظه و نیز حافظه توزیع شده، اتصالات داخلی قوی، سیگنال‎های سراسری برای عملیات همگام سرعت بالا و منابع مختلف I/O برنامه پذیر منطبق با استاندارد‎های واسط می‎باشند.
تکنولوژی ‎ FPGAهای مبتنی بر SRAM، توسط برنامه پیکربندی می‎شود که در حافظه CMOS ایستا به نام حافظه پیکربندی ذخیره می‏شود. برنامه پیکربندی از یک ماشین میزبان یا PROM موجود بر روی بورد، در FPGA بار می‏شود. هنگام قطع تغذیه قطعه، برنامه ذخیره شده در حافظه از دست می‎رود و قطعه بایستی قبل از استفاده مجدد دوباره برنامه‎ریزی شود.

سری Spartan3 از FPGA‎های شرکتXilinx از همان معماری CLB و IOB مدل‎های قبل از خود اما با کارایی بالاتر استفاده می‎شود و برای کاربردهایی با حجم زیاد که به حافظه و بلوک‎های محاسباتی(ضرب کننده(توزیع شده بر روی تراشه و کارای بالا نیازمند است، مناسبند. وجود حافظه بزرگ بر روی تراشه، کارایی سیستم را با حذف یا کاهش نیاز به دستیابی به حافظه‎های خارج از تراشه را بهبود می‎بخشد. خانواده Spartan3 با فناوری CMOS 0/18 µm و 0/22µm با شش لایه فلز برای اتصالات فیزیکی ساخته می‎شود. Spartan3 از درخت‎های ساعت بافر شده در سطح تراشه برای به حداقل رساندن انحراف پالس ساعت در کل تراشه استفاده می‎کند Xilinx. حلقه‎های قفل شده تاخیر (DLL) تمام دیجیتال برای همگام سازی/مدیریت پالس ساعت در مدار‎های سرعت بالا تدارک دیده است. DLL‎ها تاخیر توزیع پالس ساعت را حذف می‎کنند و ضرب کننده‎های فرکانس، تقسیم کننده‎های فرکانس و آینه‎های ساعت را فراهم می‎کنند. تراشه XC3S400 دارای 400 هزار گیت سیستمی، 16 ضرب کننده سخت افزاری 18*18 بیتی و 4 واحد مدیریت ساعت دیجیتال (DCM)می‎باشد. همچنین از 56 کیلو بیت RAM توزیع شده در سطح تراشه، بهره‎مند است. این تراشه از 8 پروتکل استاندارد ورودی/ خروجی پشتیبانی می‎کند و در بسته‎بندی PQ208 ارائه شده است.